1. Архитектуры, характеристики,
классификация ЭВМ
Электронная вычислительная машина (компьютер) – комплекс технических и программных средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач.
Под системой понимают любой объект, который одновременно рассматривается и как единое целое, и как объединенная в интересах достижения поставленных целей совокупность разнородных элементов.
Вычислительная система – взаимосвязанная совокупность средств вычислительной техники, включающая не менее двух основных процессоров либо вычислительных машин. Основным процессором называют составную часть ЭВМ, которая выполняет вычисления, предусматриваемые алгоритмами решаемых задач.
Информационная система – взаимосвязанная совокупность средств, методов и персонала, используемых для хранения, обработки и выдачи информации в интересах достижения поставленной цели. Информационная система немыслима без персонала, взаимодействующего с компьютерами и телекоммуникациями.
Под архитектурой ЭВМ понимается общая функциональная и структурная организация машины, определяющая методы кодирования данных, состав, назначение, принципы взаимодействия технических средств и программного обеспечения.
Можно выделить следующие важные для пользователя компоненты архитектуры (рис. 1.1):
а) функциональные и логические возможности процессора (система команд, форматы команд и данных, способы адресации, разрядность обрабатываемых слов и т.д.);
б) структурную организацию и принципы управления аппаратными средствами (центральным процессором, памятью, вводом/выводом, системным интерфейсом и т.д.);
в) программное обеспечение (операционная система, трансляторы языков программирования, прикладное программное обеспечение и т.д.).
1.1. Однопроцессорные архитектуры ЭВМ
Исторически первыми появились однопроцессорные архитектуры. Классическим примером однопроцессорной архитектуры является архитектура фон Неймана со строго последовательным выполнением команд: процессор по очереди выбирает команды программы и также по очереди обрабатывает данные. По мере развития вычислительной техники архитектура фон Неймана обогатилась сначала конвейером команд (рис. 1.2), а затем многофункциональной обработкой и по классификации М. Флина получила обобщенное название SISD (Single Instruction Single Data – один поток команд, один поток данных).
Рис. 1.1. Основные компоненты архитектуры ЭВМ
Архитектуры класса SISD охватывают те уровни программного параллелизма, которые связаны с одинарным потоком данных.
Параллелизм циклов и итераций тесно связан с понятием множественности потоков данных и реализуется векторной обработкой. В классификации компьютерных архитектур М. Флина выделена специальная группа однопроцессорных систем с параллельной обработкой потоков данных – SIMD (Single Instruction Multiple Data, один поток команд – множество потоков данных).
Ведущие поставщики микропроцессоров ищут пути повышения их производительности и снижения энергопотребления за счет использования многоядерных структур процессоров и многопотоковой обработки команд.
Рис. 1.2. Развитие и классификация однопроцессорных архитектур
1.1.1. Конвейерная обработка команд
Процедура выполнения команд процессором включает несколько характерных этапов. В простейшем случае можно выделить, как минимум, четыре этапа обработки команд (рис. 1.3, а): выборка (ВК), декодирование (ДК), выполнение операции (ОП) и запись результата (ЗР).
Каждый этап в процессоре выполняется за один такт. При последовательной обработке команд (рис. 1.3, б), выполнение следующей
(n + 1)-й команды начинается только после завершения предыдущей
(n)-й команды. Это приводит к низкой производительности и простоям аппаратуры процессора.
Для улучшения этих характеристик используется параллельное выполнение нескольких команд путем совмещения в каждом такте различных этапов их обработки (рис. 1.3, в). После выборки n-й команды во 2-м такте идет ее декодирование и выборка (n + 1)-й команды. В третьем такте выполняется n-я команда, декодируется (n + 2)-я и осуществляется выборка (n + 3)-й команды и т.д. Такая организация работы процессора называется конвейерной обработкой (конвейером команд).
Совмещенные принципы обработки (конвейер команд) существенно увеличивают пропускную способность процессора.
Приостанов работы конвейера вызывает любая команда условного перехода в программе или взаимозависимость команд, т.е. использование следующей командой результатов предыдущей команды.
Конечно, рассмотренный нами процессор является гипотетическим. В реальных процессорах конвейер обработки команд сложнее и включает большее количество ступеней. Причина увеличения длины конвейера заключается в том, что многие команды являются довольно сложными и не могут быть выполнены за один такт процессора, особенно при высоких тактовых частотах. Поэтому каждая из четырех стадий обработки команд (выборка, декодирование, выполнение и запись) может состоять из нескольких ступеней конвейера. Собственно, длина конвейера – это одна из наиболее значимых характеристик любого процессора. Чем больше длина конвейера, тем большую частоту можно использовать в процессоре.
 
ВК
ДК
 
ОП
ЗР
Рис. 1.3. Временные диаграммы обработки команд в процессоре:
а – этапы выполнения команды; б – последовательное выполнение команд;
в – совмещенное выполнение команд (конвейеризация)
Для обеспечения непрерывности вычислительного процесса в структуре ЦП используется блок прогнозирования переходов и устройство выполнения переходов.
1.1.2. Cуперскалярная обработка
Смысл термина «суперскалярная обработка» заключается в том, что в аппаратуру процессора закладываются средства, позволяющие одновременно выполнять две или более скалярные операции, т.е. команды обработки пары чисел. Суперскалярная архитектура базируется на многофункциональном параллелизме и позволяет увеличить производительность компьютера пропорционально числу одновременно выполняемых операций.
Реализация суперскалярной обработки заключается в чисто аппаратном механизме выборки из буфера инструкций (или кэша инструкций) несвязанных команд и параллельном запуске их на исполнение.
Суперскалярная аппаратура динамически строит план вычислений на основе последовательного кода программы. Хотя такой подход и увеличивает сложность физической реализации, скалярный процессор создает план, используя преимущества тех факторов, которые могут быть определены только во время выполнения.
Этот метод хорош тем, что он «прозрачен» для программиста, составление программ для подобных процессоров не требует никаких специальных усилий, ответственность за параллельное выполнение операций возлагается в основном на аппаратные средства.
Суперскалярная обработка широко используется в современных процессорах корпораций Intel, Advanced Micro Devices (AMD), International Business Machines (IBM), Sun Microsystems и др.
1.1.3. Архитектура SISD
Архитектура SISD породила целый ряд архитектур: CISC, RISC, VLIW и EPIC-концепцию (рис. 1.4).
Рис. 1.4. Классификация архитектуры SISD
CISC-архитектура
Компьютеры с CISC (Complex Instruction Set Computer)-архитектурой имеют комплексную (полную) систему команд, под управлением которой выполняются всевозможные операции типа «память – память», «память – регистр», «регистр – память», «регистр – регистр».
CISC-архитектура появилась еще на заре вычислительной техники. Лидером в разработке микропроцессоров с полным набором команд считается компания Intel со своей серией процессоров х86, Pentium, Intel Core и др. Эта архитектура, получившая название х86, является практически стандартом на рынке микропроцессоров.
Данная архитектура характеризуется:
большим числом команд (более 200);
переменной длиной команд (от 1 до 13 байт);
значительным числом способов адресации и форматов команд;
наличием сложных команд и многотактностью их выполнения;
наличием микропрограммного управления для сложных команд.
На мировых рынках полная система команд х86 представлена в процессорах фирм Intel, AMD, VIA Technologies и др.
RISC-архитектура
Компьютеры с RISC (Reduced Instruction Set Computer)-архи-тектурой содержат набор простых, часто употребляемых в программах команд. Основными являются операции типа «регистр – регистр».
Понятие RISC в современном его понимании оформилось на базе трех исследовательских проектов компьютеров: процессора 801 компании IBM, процессора RISC университета Беркли и процессора MIPS Стенфордского университета. Простота архитектуры и ее эффективность, подтвержденная этими проектами, вызвали большой интерес в компьютерной индустрии, и с 1986 г. началась активная промышленная реализация архитектуры RISC. Отличительные черты данной архитектуры:
сокращенное число команд;
большинство команд выполняется за один машинный такт;
постоянная длина команд;
небольшое количество способов адресации и форматов команд;
для простых команд нет необходимости в использовании микропрограммного управления;
большое число регистров внутренней памяти процессора.
Исходя из перечисленных характеристик, компьютеры с RISC-
архитектурой «обязаны» иметь преимущество в производительности по сравнению с CISC-компьютерами.
В настоящее время основными разрабочиками RISC-процессоров являются корпорации Sun/Oracle (Ultra Sparc T1, T2), IBM (POWER 6, 6+, 7, Cell). Эти процессоры используются в высокопроизводительных компьютерах (рабочих станциях, серверах, суперкомпьютерах).
Для мобильных устройств (карманных ПК, смартфонов, коммуникаторов) наибольшее распространение получили RISC-процессоры семейства ARM (корпорация ARM Ltd, Великобритания).
Уступая во многом RISC, процессоры с системой команд х86 сохранили лидерство на рынке персональных систем за счет постоянной модернизации системы команд, нацеленной на увеличение производительности процессоров, а также за счет того, что программное обеспечение, разработанное для х86-компьютеров, начиная с 1980 г., способно функционировать и на современных компьютерах с этой архитектурой. В свою очередь, достоинства RISC-процессоров укрепили их позиции на более молодом рынке высокопроизводительных машин (рабочих станций, серверов).
В начале 90-х гг. между представителями этих архитектур началась острая конкуренция за превентивное улучшение характеристик, в первую очередь производительности и ее отношения к трудоемкости разработки процессоров. Создатели CISC- и RISC-процессоров нередко боролись с конкурентами, заимствуя их удачные решения. Например, компания Intel реализовала в процессоре Pentium Pro (шестое поколение P6 процессоров Intel) RISC-подобную организацию вычислений. В Р6 изощренно построенный декодер транслирует сложные команды х86 в более короткие и простые RISC-микрокоманды. В архитектуре Р6 RISC-решения впервые в семействе х86 перестали быть лишь дополнением исконных CISC-средств повышения производительности. Поэтому частица Pro в названии первого процессора этой серии обозначает «Полноценная RISC-архитектура» (Precision RISC Organization). На рис. 1.4 подобная архитектура вынесена в отдельный класс архитектур.
VLIW-архитектура
VLIW-архитектура связана с кардинальной перестройкой всего процесса трансляции и исполнения программ. Уже на этапе подготовки программы компилятор группирует несвязанные операции в пакеты, содержимое которых строго соответствует структуре процессора. Сформированные пакеты операций преобразуются компилятором в командные слова, которые по сравнению с обычными инструкциями выглядят очень большими. Отсюда и название этих суперкоманд, и соответствующей им архитектуры – VLIW (Very Long Instruction Word – очень длинное командное слово). По идее, затраты на формирование суперкоманд должны окупаться скоростью их выполнения и простотой аппаратуры процессора, с которого снята вся «интеллектуальная» работа по поиску параллелизма несвязанных операций.
Компилятор VLIW, в отличие от суперскалярной обработки, производит статический анализ программы и создает точный план того, как процессор будет выполнять программу: указывается, когда будет выполнена каждая операция, какие функциональные устройства будут работать и какие регистры будут содержать операнды.
Компилятор VLIW передает план вычисления аппаратному обеспечению, которое, в свою очередь, выполняет указанный план. Этот план позволяет VLIW использовать относительно простое аппаратное обеспечение, способное добиться высокого уровня параллелизма на уровне команд.
Однако даже при небольшом изменении начальных данных путь выполнения программы сколь угодно сильно изменяется.
VLIW-архитектура в свое время использовалась в RISC-процессорах семейств PA-8000, 9000 корпорации HP (Hewlett Packard).
Аббревиатуры рассмотренных архитектур CISC, RISC, VLIW в настоящее время обозначают только идеализированные концепции. Реальные микропроцессоры трудно классифицировать. Современные микропроцессоры, причисляемые к RISC, сильно отличаются от первых процессоров RISC-архитектуры. То же относится и к CISC. Просто в наиболее совершенных процессорах заложено множество удачных идей, вне зависимости от их принадлежности к какой-либо архитектуре.
Концепция EPIC
Тенденции, заложенные в Р6, получили развитие в концепции EPIC. Концепция EPIC (Explicity Parallel Instruction Computing – вычисления с явным параллелизмом команд, где «явным» означает явно указанным при трансляции) разработана совместно фирмами Intel и Hewlett Packard и имеет ту же значимость, что и CISC- и RISC-архитектуры.
Концепция реализации параллелизма на уровне команд (EPIC) определяет новый тип архитектуры, способной конкурировать по масштабам влияния с RISC. Эта идеология направлена на то, чтобы упростить аппаратное обеспечение и, в то же время, извлечь как можно больше «скрытого параллелизма» на уровне команд, чем это можно сделать при реализации VLIW и суперскалярных стратегий, используя большую ширину «выдачи» команд и длинные (глубокие) конвейеры.
Одна из целей, которые ставили перед собой разработчики при создании EPIC, состояла в том, чтобы сохранить реализованный во VLIW принцип статического создания плана вычислений, но, в то же время, обогатить его возможностями, аналогичными возможностям суперскалярного процессора, позволяющими новой архитектуре лучше учитывать динамические факторы, традиционно ограничивающие параллелизм, свойственный VLIW. EPIC предоставляет динамические механизмы на уровне аппаратуры так, что компилятор может управлять такими средствами, применяя их выборочно, где это возможно. Столь широкие возможности помогают компилятору использовать правила управления этими механизмами более оптимально, чем это позволяет аппаратура.
Концепция EPIC, согласно Intel и НР, обладает достоинствами VLIW, но не обладает ее недостатками.
Особенности EPIC:
большое количество регистров (128 64-разрядных регистров общего назначения);
использование простых инструкций, сгруппированных по три, одинаковой длины, образующих длинные командные слова LIW (long instruction words);
переупорядочиванием и оптимизацией команд, так же как и во VLIW, занимается компилятор, а не процессор;
команды из разных ветвей узлового ветвления снабжаются предикатными полями (полями условий) и запускаются параллельно;
выборка данных по предположению (выборка данных до того, как они потребуются, т.е. заранее);
масштабируемость архитектуры до большого количества функциональных устройств.
EPIC-технология с явным заимствованием лучших идей из CISC- и RISC-архитектур использована в 64-разрядной интеловской архитектуре (IA-64) процессоров Itanium, Itanium2. B IA-64 используется новый набор команд, разработанный Intel и HP.
Процессор Itanium не только реализует новые возможности
64-разрядной архитектуры, но и обладает аппаратной совместимостью с набором команд IA-32.
1.1.4. SIMD-архитектура
Как было сказано выше, архитектура SIMD связана с параллельной обработкой потоков данных. Существуют несколько способов (рис. 1.5) реализации этой архитектуры: матричная структура процессора, векторно-конвейерная, технология ММХ и потоковые SIMD-расширения.
Суть матричной структуры заключается в том, что имеется множество процессорных элементов, исполняющих одну и ту же команду над различными элементами матрицы, объединенных коммутатором. Основная проблема заключается в программировании обмена данными между процессорными элементами через коммутатор.
Рис. 1.5. Классификация способов организации SIMD-архитектуры
В отличие от матричной векторно-конвейерная структура процессора содержит конвейер операций, на котором обрабатываются параллельно элементы векторов и полученные результаты последовательно записываются в единую память. При этом отпадает необходимость в коммутаторе процессорных элементов, служащем камнем преткновения в матричных компьютерах.
Общим для всех векторных компьютеров является наличие в системе команд векторных операций, допускающих работу с векторами определенной длины. В таких компьютерах операции с векторами обычно выполняются над содержимым векторных регистров.
Еще одним примером реализации SIMD-архитектуры является технология MMX, которая существенно улучшила архитектуру микропроцессоров фирмы Intel (Pentium MMX). Она разработана для ускорения выполнения мультимедийных и коммуникационных программ. Команды ММХ выполняют одну и ту же функцию с различными частями данных, например, 8 байт графических данных передаются в процессор как одно упакованное 64-разрядное число и обрабатываются одной командой.
Следующим шагом по пути использования SIMD-архитектуры в микропроцессорах фирмы Intel (Pentium III) явились потоковые SIMD-расширения – Streaming SIMD Extension (SSE), которые реализуют новые SIMD-инструкции, оперирующие со специальными
128-битными регистрами. Каждый из этих регистров может хранить несколько упакованных целочисленных или вещественных данных. Таким образом, выполняя операцию над содержимым двух регистров под управлением команды SSE, процессор может обработать несколько пар операндов одновременно.
Несколько раньше то же самое было сделано фирмой AMD – расширение 3DNow!, которое было реализовано уже в процессорах К6-2 с введением новых инструкций, оперирующих с 64-битными регистрами.
Данное направление получило развитие и в следующих поколениях процессоров корпораций Intel и AMD. Современные процессоры Intel поддерживают потоковые расширения SSE, SSE2, SSE3, SSSE3, SSE4.
1.1.5. Многоядерные структуры процессора
и многопотоковая обработка команд
Корпорация Intel, лидер в разработке микропроцессоров с х86 архитектурой, ежегодно на протяжении долгого времени увеличивала производительность своих процессоров преимущественно за счет увеличения тактовой частоты и использования гиперконвейерной технологии выполнения команд, что, в свою очередь, значительно увеличивало энергопотребление и соответственно количество выделяемой процессором тепловой энергии. Это привело к тому, что компания уперлась в энергетический предел, ограничивающий возможности наращивания производительности процессорных кристаллов традиционными способами. Перед компанией Intel остро встала проблема разрешения противоречия между производительностью процессора и энергопотреблением.
Использование многоядерных структур процессора является одним из путей решения этой проблемы. Совмещение в одном процессоре двух вычислительных ядер позволяет удерживать рассеиваемую им мощность в допустимых пределах за счет сравнительно незначительного понижения тактовой частоты ядер: при снижении рабочей частоты на 20 % производительность ядра падает примерно на 13 %, а энергопотребление – на 50 %. При этом двухъядерный процессор все равно существенно выигрывает в производительности (при тех же условиях до 70 %) за счет увеличения количества команд, выполняемых в процессоре за один такт, но для этого необходимо на программном уровне обеспечить загрузку обоих ядер, для чего требуется соответствующая оптимизация программного кода.
Первыми стали использовать двухъядерные структуры разработчики RISC-процессоров:
компания IBM (процессоры Power 4, 5, Power PC G5);
Sun Microsystems (процессор Ultra Sparc IV).
В настоящее время выпускается достаточно большое количество типов многоядерных процессоров различных фирм производителей (табл. 1.1). Можно сказать, что в развитии вычислительной техники с 2005 г. наступила эра использования многоядерных структур процессоров.
Таблица 1.1
Примеры многоядерных процессоров
Корпорация производителей
|
Наименование
линеек процессоров
|
Количество ядер
|
Тактовая частота (ГГц)
|
Энергопот-ребление (Вт)
|
Intel
|
Core2 Duo Exxxx
|
2
|
1,86–3,16
|
65
|
Intel
|
Core2 Quad Qxxxx
|
4
|
2,3–3,0
|
70
|
Intel
|
Core i3 – 5х0
|
2
|
2,93–3,06
|
73
|
Intel
|
Core i5 – 6хх
|
2
|
3,2–3,46
|
73–87
|
Intel
|
Core i7 – 9хх
|
4
|
2,66–3,2
|
130
|
Intel
|
Itanium2 90xx
|
2
|
1,4–1,6
|
104
|
Intel
|
Itanium3 Tukwila
|
4
|
1,2–2
|
130–170
|
Intel
|
Xeon L 54xx
|
4
|
2,33–2,5
|
50
|
AMD
|
Athlon 64 Х2 5xxx
|
2
|
2–2,6
|
65
|
AMD
|
Phenom X4 9xxx
|
4
|
2,3–2,5
|
90–100
|
AMD
|
Opteron (Istanbul)
|
6
|
2,4
|
120
|
Sun Microsystems
|
Ultra SPARC T1
Ultra SPARC T2
|
8
8
|
1,2
1,4
|
72
120–130
|
ххх – различные цифровые значения, определяющие модель процессора в составе линейки.
Другим направлением развития микропроцессорной индустрии на ближайшие годы будет многопоточность. Двупотоковая обработка команд на одном процессоре (ядре) основывается на том, что в каждый момент времени только часть ресурсов процессора (ядра) используется при выполнении программного кода. Неиспользуемые ресурсы также можно загрузить работой, например задействовать для параллельного выполнения еще одного приложения. В этом случае операционная система (ОС) и приложения «видят» именно два логических процессора (ядра) и могут распределять работу между ними, как и в случае полноценной двухпроцессорной системы (рис. 1.6).
Для того чтобы использовать технологии многопоточности, необходимы эффективные компиляторы, которые разработаны и поставляются вместе с микропроцессорами.
Технологии многопоточности в настоящее время используются различными фирмами:
Intel – технология Hyper-Threading (HT), технология Simultaneous multithreading (SMT);
Sun Microsystems – технология Chip Multithreading (CMT);
Fujitsu Siemens Computer – технология Vertical Multithreading (VMT).
Применение многоядерной структуры одновременно с технологией многопоточности увеличивает количество используемых логических процессоров (ядер) в 2 раза (Core i7, Itanium 2, Xeon), в 4 раза (Ultra SPARC T1), в 8 раз (Ultra SPARC T2), что существенно увеличивает производительность физического процессора.
 Рис. 1.6. Многопоточность
в сравнении с другими способами обработки команд
|
